Accueil
>
Archives
>
Synchrone (Archive)
>
Dissémination
>
Dissémination
Dissémination
VERIMAG + STMicroelectronics common projects [2002...[
Cours et filières
Cas d’études industriels
SYNCHRON
SLAP and SLA++P
Argosim
Actualités
ACTUALITÉS
Développement, conception et sémantique des langages de programmation
Chaire de professeur junior CNRS
Nouvelles publications
Quelques Publications Récentes
Akram Idani, Yves Ledru, German Vega:
Formal model-driven security combining B-method and process algebra: The B4MSecure platform
Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian:
Modeling Techniques for the Formal Verification of Integrated Circuits at Transistor-Level: Performance vs. Precision Trade-offs
Iulia Dragomir, Carlos Redondo, Tiago Jorge, Laura Gouveia, Iulian Ober, Marius Bozga, Maxime Perrotin:
Specification and model-checking of space systems in the TASTE toolset
Marius Bozga, Radu Iosif, Arnaud Sangnier, Neven Villani:
Counting Abstraction and Decidability for the Verification of Structured Parameterized Networks
Offres d'emploi et stages
Offres d'emploi et stages
Chaire de professeur junior CNRS
Navigation
Rubriques
Verimag
Axes
Contact
Plan du site
Acces au Batiment
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.16
+
AHUNTSIC
[CC License]
info visites
7397062
English
Français