Accueil
>
Archives
>
Synchrone (Archive)
>
Dissémination
>
Dissémination
Dissémination
VERIMAG + STMicroelectronics common projects [2002...[
Cours et filières
Cas d’études industriels
SYNCHRON
SLAP and SLA++P
Argosim
Actualités
Séminaires
Séminaires
17 septembre 2026
Loup Lobet:
Vir, an intermediate representation for simd text processing
26 novembre 2026
Basile Gros:
Petites inversions par proxy pour rocq (Phd)
Nouvelles publications
Quelques Publications Récentes
Basile Pesin, Sylvain Boulmé, David Monniaux, Marie-Laure Potet:
Formally Verified Hardening of C Programs against Hardware Fault Injection
Marius Bozga, Radu Iosif, Florian Zuleger:
Iterating Non-Aggregative Structure Compositions
Akram Idani, Yves Ledru, German Vega:
Formal model-driven security combining B-method and process algebra: The B4MSecure platform
Bruno Ferres, Oussama Oulkaid, Matthieu Moy, Gabriel Radanne, Ludovic Henrio, Pascal Raymond, Mehdi Khosravian:
A Survey on Transistor-Level Electrical Rule Checking of Integrated Circuits
Offres d'emploi et stages
Offres d'emploi et stages
Navigation
Rubriques
Verimag
Axes
Contact
Plan du site
Acces au Batiment
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.23
+
AHUNTSIC
[CC License]
info visites
8349122
English
Français