Accueil
>
Verimag
>
Thèse en cours
Thèse
Neven Villani effectue une thèse à Verimag de septembre 2024 à août 2027, sous la supervision de
Radu Iosif
Axe :
Mohytos
Navigation
Rubriques
Verimag
Direction et Responsables
Membres
Publications
Outils
Thèse en cours
Emplois et stages
Projets
Partenaires
Colloques et Conférences
Séminaires
Documents
Axes
Contact
Plan du site
Acces au Batiment
Actualités
Séminaires
Séminaires
4 décembre 2025
Jannik Laval:
A venir (thème cybersécu)
11 décembre 2025
Thaïs Baudon:
A venir (thème: compilation optimisant les représentations mémoire)
Nouvelles publications
Quelques Publications Récentes
Basile Pesin, Sylvain Boulmé, David Monniaux, Marie-Laure Potet:
Formally Verified Hardening of C Programs against Hardware Fault Injection
Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes:
Self-stabilizing synchronous unison in directed networks
Erwan Jahier, Karine Altisen, Stéphane Devismes, Gabriel Baiocchi Sant'anna:
Model checking of distributed algorithms using synchronous programs
Bruno Ferres, Oussama Oulkaid, Matthieu Moy, Gabriel Radanne, Ludovic Henrio, Pascal Raymond, Mehdi Khosravian:
A Survey on Transistor-Level Electrical Rule Checking of Integrated Circuits
Offres d'emploi et stages
Offres d'emploi et stages
[Funded PhD] Fault Injection Attacks : Automated Analysis of Counter-Measures At The Binary Level
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.5
+
AHUNTSIC
[CC License]
info visites
4912360
English
Français