Membres

Rubriques

• Verimag
• Axes
  • Ressources partagées
    • Membres
    • Publications
    • Partenaires
    • Projets
    • Outils
    • Thèse en cours
    • Emplois et stages
  • ETiCS
  • Formal Proofs
  • PACS
  • MOHYTOS
  • FETLAS
• Contact
• Plan du site

---

• Acces au Batiment

Nouvelles publications

• Quelques Publications Récentes (Ressources Partagées)
  • Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes: Pour battre à l'unisson, il faut que tous les chemins viennent de Rome
  • Léo Gourdin: Lazy Code Transformations in a Formally Verified Compiler
  • Erwan Jahier, Karine Altisen, Stéphane Devismes, Gabriel B. Sant'Anna: Model Checking of Distributed Algorithms using Synchronous Programs
  • Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian, Ludovic Henrio, Gabriel Radanne: A Transistor Level Relational Semantics for Electrical Rule Checking by SMT Solving
  • Erwan Jahier, Karine Altisen, Stéphane Devismes: Exploring Worst Cases of Self-stabilizing Algorithms using Simulations
  • Karine Altisen, Stéphane Devismes, Anaïs Durand, Colette Johnen, Franck Petit: Self-stabilizing Systems in Spite of High Dynamics
  • David Monniaux, Sylvain Boulmé: Chamois: agile development of CompCert extensions for optimization and security
  • Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes: Self-stabilizing Synchronous Unison in Directed Networks

Offres d'emploi et stages

• Offres d'emploi et stages (Ressources Partagées)
  • [Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
  • [PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
  • [Master] Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level
  • [Master] Analyzing fault parameters triggering timing anomalies
  • [Master] Exploration by model-checking of timing anomaly cancellation in a processor