Accueil
>
Contact
>
Qui contacter
>
Qui contacter
Qui contacter
Directeur :
David Monniaux
0457422232
Directeur Adjoint :
Jean-François Monin
0457422231
Pour contacter la direction de Verimag:
verimag-direction@univ-grenoble-alpes.fr
Administration
Responsable :
Aldjia Boulghobra
0457422242
Affaires générales, Personnel, Budget :
Aldjia Boulghobra
0457422242
Services Contrats :
Valérie Roux-Marchand
0457422243
Services Missions et Commandes :
Rosen Carbonero
0457422208
Boucif Mokhtari
0457422226
Service informatique
Vincent Blanc
0457422218
Patrick Fulconis
0457422217
Actualités
ACTUALITÉS
Junior professorship chair on verifiable / explainable artificial intelligence
Poste de professeur des universités (section 27)
Junior research professorship on cybersecurity at the software-hardware boundary
Séminaires
Séminaires
4 avril 2024
Sébastien Michelland:
Abstract interpreters: a monadic approach to modular verification
11 avril 2024
Andrei Paskevich:
Tba
Nouvelles publications
Quelques Publications Récentes
Léo Gourdin, Benjamin Bonneau, Sylvain Boulmé, David Monniaux, Alexandre Bérard:
Formally Verifying Optimizations with Block Simulations
Dominique Larchey-Wendling, Jean-François Monin:
Proof Pearl: Faithful Computation and Extraction of \mu-Recursive Algorithms in Coq
Karine Altisen, Pierre Corbineau, Stéphane Devismes:
Certified Round Complexity of Self-Stabilizing Algorithms
Sylvain Boulmé:
Construire des logiciels fiables
Offres d'emploi et stages
Offres d'emploi et stages
[Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Bourses PERSYVAL de M2
Junior professorship chair on verifiable / explainable artificial intelligence
Poste de professeur des universités (section 27)
[L3/M1] Theory and Practice of Vectorial Extension for Stream Processing
[Master] Modélisation et caractérisation d’attaques par faute exploitant l’architecture mémoire
[Master] Compilation prouvée sécurisée vers processeur RISC-V
[Master] A Solver for Monadic Second Order Logic of Graphs of Bounded Tree-width
[Master] Analyzing fault parameters triggering timing anomalies
[Master] Exploration by model-checking of timing anomaly cancellation in a processor
[Master] Formal Methods for the Verification of Self-Adapting Distributed Systems
[Master] Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Navigation
Rubriques
Verimag
Axes
Contact
Qui contacter
Venir à Verimag
Plan du site
Acces au Batiment
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.2.8
+
AHUNTSIC
[CC License]
info visites
3885894
English
Français