Accueil
>
Archives
>
RSD (Archive)
>
Obsolete
>
Rigorous Design of Component-Based Systems — The BIP (…)
>
BIP Tools
Download Form
Please fill the following form
Name
Affiliation
e-mail
Navigation
Rubriques
Verimag
Axes
Contact
Plan du site
Acces au Batiment
Actualités
Conférences
24-28 Novembre 2025
Synchron 2025
Séminaires
Séminaires
13 novembre 2025
Yann Herklotz:
Towards scalable verification and efficient hardware generation using verified (…)
21 novembre 2025
Oussama Oulkaid:
Formal models of integrated circuits for transistor level electrical verification (Phd)
25 novembre 2025
Véronique Cortier:
Electronic voting: design, attack, and formal verification
1er décembre 2025
Sylvain Boulme:
Introduction à la programmation orientée objet en crystal
4 décembre 2025
Jannik Laval:
A venir (thème cybersécu)
11 décembre 2025
Thaïs Baudon:
A venir (thème: compilation optimisant les représentations mémoire)
Nouvelles publications
Quelques Publications Récentes
Bruno Ferres, Oussama Oulkaid, Matthieu Moy, Gabriel Radanne, Ludovic Henrio, Pascal Raymond, Mehdi Khosravian:
A Survey on Transistor-Level Electrical Rule Checking of Integrated Circuits
Sylvain Boulmé:
Construire des logiciels fiables
Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian:
Modeling Techniques for the Formal Verification of Integrated Circuits at Transistor-Level: Performance Versus Precision Tradeoffs
Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes:
Self-stabilizing synchronous unison in directed networks
Offres d'emploi et stages
Offres d'emploi et stages
[Funded PhD] Fault Injection Attacks : Automated Analysis of Counter-Measures At The Binary Level
[Master] Decision Procedure for Equivalence Relations
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.5
+
AHUNTSIC
[CC License]
info visites
5069967
English
Français