Accueil
>
Verimag
>
Séminaires
Détails sur le séminaire
CTL
24 mars 2009 - 13h30
Chiffrement homomorphe additif et multiplicatif basé sur le pire cas de uSVP
par
Carlos Aguilar Melchor
de Universite de Limoges XLIM
Résumé :
Navigation
Rubriques
Verimag
Membres
Publications
Outils
Thèse en cours
Emplois et stages
Projets
Partenaires
Colloques et Conférences
Séminaires
Archives
Documents
Axes
Contact
Plan du site
Acces au Batiment
Actualités
Séminaires
Séminaires
5 juin 2025
Sébastien Michelland:
Secure compilation—with the compiler, not against: first experiments on 'tracing llvm'
Nouvelles publications
Quelques Publications Récentes
Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian, Ludovic Henrio, Gabriel Radanne:
A Transistor Level Relational Semantics for Electrical Rule Checking by SMT Solving
Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes:
Self-stabilizing synchronous unison in directed networks
Erwan Jahier, Karine Altisen, Stéphane Devismes, Gabriel Baiocchi Sant'anna:
Model checking of distributed algorithms using synchronous programs
David Monniaux, Sylvain Boulmé:
Chamois: agile development of CompCert extensions for optimization and security
Offres d'emploi et stages
Offres d'emploi et stages
[Professeur] Université Grenoble Alpes
[Funded PhD] Fault Injection Attacks : Automated Analysis of Counter-Measures At The Binary Level
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.2
+
AHUNTSIC
[CC License]
info visites
4542940
English
Français