CTL
4 mai 2010 - 11h00
Architectures sécurisées, du processeur au FPGA
par Torres Lionel de University Montpellier 2/CNRS LIRMM
Résumé : Nous nous attacherons à explorer les techniques assurant la sécurité sous ses différents aspects par l'utilisation d'architectures flexibles et adaptatives. Cet axe, concerne l'utilisation
d'architectures reconfigurables (dynamiques ou pas) pour ajouter des niveaux de sécurités supplémentaires au sein des systèmes. Par exemple l'utilisation de reconfiguration dynamique est un point très peu exploré à ce jour dans le cas des circuits sécurisés. Ainsi une réflexion approfondie a été menée dans le cadre de l'ANR ICTER (http://www.lirmm.fr/ANR) pour définir le niveau de sécurité des composants reconfigurables et identifier les attaques matérielles possibles. Nous nous sommes intéressés à la confidentialité et l'intégrité des échanges entre une mémoire externe et un SoC, notamment en proposant un nouveau protocole et une nouvelle architecture générique de gestion de l'intégrité et la confidentialité du code et des données transmises sur un bus de communication. Ce principe a été notamment adapté à un problème important qui est celui
de la protection de configuration des circuits reconfigurables (FPGAs), notamment en proposant le protocole et l'architecture SARFUM. Nous verrons aussi comment ces travaux peuvent s'intégrer dans une démarche de conception pour les architectures sécurisées, notamment du
type processeur. Nous terminerons cet exposé aussi par quelques exemples d'attaques du
type side channel menées sur FPGA et processeur.
Les tranparents de la presentation.
