Accueil
>
Verimag
>
Séminaires
Détails sur le séminaire
Grande Salle de VERIMAG
16 février 2010 - 14h00
Automated Invariant Generation for the Verification of Real-Time Systems
par
Bahareh Badban
de University of Konstanz
Résumé :
Navigation
Rubriques
Verimag
Membres
Publications
Outils
Thèse en cours
Emplois et stages
Projets
Partenaires
Colloques et Conférences
Séminaires
Archives
Documents
Axes
Contact
Plan du site
Acces au Batiment
Actualités
Séminaires
Séminaires
7 novembre 2024
Aurèle Barrière:
Tba
2 décembre 2024
Thomas Vigouroux:
Analyses quantitatives pour les attaquants adaptatifs (Phd)
12 décembre 2024
Lucas Bueri:
Tba (Phd)
Nouvelles publications
Quelques Publications Récentes
Joseph Sifakis:
Testing System Intelligence
David Monniaux, Sylvain Boulmé:
Chamois: agile development of CompCert extensions for optimization and security
Sylvain Boulmé:
Construire des logiciels fiables
David Monniaux, Léo Gourdin, Sylvain Boulmé, Olivier Lebeltel:
Testing a Formally Verified Compiler
Offres d'emploi et stages
Offres d'emploi et stages
[Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Bourses PERSYVAL de M2
[Funded PhD/PostDoc] Countermeasures to (transient) Side-Channel Attacks in a Formally Verified Compiler
[Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
[Funded PhD] Improving Diagnosis for a Formal Verification Tool for Electrical Circuits at Transistor Level
[Funded PhD] Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level
[Funded PhD] Quantitative analysis of software security against adaptive attacks
[Master] Analyzing fault parameters triggering timing anomalies
[Master] Exploration by model-checking of timing anomaly cancellation in a processor
[Master] Formal Methods for the Verification of Self-Adapting Distributed Systems
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.2.16
+
AHUNTSIC
[CC License]
info visites
4093777
English
Français