Thèse

Rubriques

• Verimag
  • Membres
  • Publications
  • Outils
  • Thèse en cours
  • Emplois et stages
  • Projets
  • Partenaires
  • Colloques et Conférences
  • Séminaires
  • Documents
• Axes
• Contact
• Plan du site

• Acces au Batiment

Actualités

Séminaires

• Séminaires
  • 12 décembre 2024 Lucas Bueri: Tba (Phd)
  • 12 décembre 2024 Bob Aubouin-pairault: Data-based anesthesia process modelling for online monitoring and prediction (Phd)

Nouvelles publications

• Quelques Publications Récentes
  • Léo Gourdin, Benjamin Bonneau, Sylvain Boulmé, David Monniaux, Alexandre Bérard: Formally Verifying Optimizations with Block Simulations
  • David Monniaux, Léo Gourdin, Sylvain Boulmé, Olivier Lebeltel: Testing a Formally Verified Compiler
  • Marius Bozga, Radu Iosif, Joseph Sifakis: Verification of component-based systems with recursive architectures
  • Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian, Ludovic Henrio, Gabriel Radanne: A Transistor Level Relational Semantics for Electrical Rule Checking by SMT Solving

Offres d'emploi et stages

• Offres d'emploi et stages
  • [Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
  • [Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
  • [Funded PhD] Quantitative analysis of software security against adaptive attacks
  • [Master] Adapting Hardware Platforms to a Multi-Core Response Time Analysis Framework
  • [Master] Analyzing fault parameters triggering timing anomalies
  • [Master] Exploration by model-checking of timing anomaly cancellation in a processor
  • [Master] Towards New Frontiers in Multi-Core Response Time Analysis ?
  • [Master]Leakage in presence of an active and adaptive adversary
  • [PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences