Accueil
>
Verimag
>
Séminaires
Détails sur le séminaire
Grande Salle de VERIMAG
18 novembre 2010 - 14h00
Le modèle du marcheur pour les réseaux d'interactions
par Antoine GERBAUD de Synchrone/Asynchrone
Résumé : tba
Navigation
Rubriques
Verimag
Membres
Publications
Outils
Thèse en cours
Emplois et stages
Projets
Partenaires
Colloques et Conférences
Séminaires
Archives
Documents
Axes
Contact
Plan du site
Acces au Batiment
Actualités
Séminaires
Séminaires
27 mars 2025
Youssouf Oualhadj:
Robust timed synthesis
Nouvelles publications
Quelques Publications Récentes
David Monniaux, Sylvain Boulmé:
Chamois: agile development of CompCert extensions for optimization and security
Basile Pesin, Sylvain Boulmé, David Monniaux, Marie-Laure Potet:
Formally Verified Hardening of C Programs against Hardware Fault Injection
Oussama Oulkaid, Bruno Ferres, Matthieu Moy, Pascal Raymond, Mehdi Khosravian, Ludovic Henrio, Gabriel Radanne:
A Transistor Level Relational Semantics for Electrical Rule Checking by SMT Solving
Karine Altisen, Alain Cournier, Geoffrey Defalque, Stéphane Devismes:
On Self-stabilizing Leader Election in Directed Networks
Offres d'emploi et stages
Offres d'emploi et stages
[Professeur] Université Grenoble Alpes
[Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
[Funded PhD] Fault Injection Attacks : Automated Analysis of Counter-Measures At The Binary Level
[Funded PhD] Quantitative analysis of software security against adaptive attacks
[Master] Analyzing fault parameters triggering timing anomalies
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.2
+
AHUNTSIC
[CC License]
info visites
4416218
English
Français