Accueil
>
Axes
>
Archives
>
Archives
Archives
Synchrone (Archive)
TEMPO (Archive)
RSD (Archive)
PACSS (Archive)
Actualités
Séminaires
Séminaires
17 septembre 2026
Loup Lobet:
Vir, an intermediate representation for simd text processing
26 novembre 2026
Basile Gros:
Petites inversions par proxy pour rocq (Phd)
Nouvelles publications
Quelques Publications Récentes
Marius Bozga, Radu Iosif, Arnaud Sangnier, Neven Villani:
Counting Abstraction and Decidability for the Verification of Structured Parameterized Networks
Bruno Ferres, Oussama Oulkaid, Matthieu Moy, Gabriel Radanne, Ludovic Henrio, Pascal Raymond, Mehdi Khosravian:
A Survey on Transistor-Level Electrical Rule Checking of Integrated Circuits
Erwan Jahier, Karine Altisen, Stéphane Devismes, Gabriel Baiocchi Sant'anna:
Model checking of distributed algorithms using synchronous programs
Akram Idani, Yves Ledru, German Vega:
Formal model-driven security combining B-method and process algebra: The B4MSecure platform
Offres d'emploi et stages
Offres d'emploi et stages
Navigation
Rubriques
Verimag
Axes
Ressources partagées
ETiCS
Formal Proofs
PACS
MOHYTOS
FETLAS
Contact
Plan du site
Acces au Batiment
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.4.23
+
AHUNTSIC
[CC License]
info visites
8349122
English
Français