Professeur des universités à l’UJF (IMAG/VERIMAG) et responsable du projet MARAE au niveau de l’UJF, Saddek Bensalem a également reçu lors de cet événement un des trois prix de la meilleure publication scientifique des programmes de recherche qui ont été remis par les dirigeants des groupes EADS, Safran et Thalès.
Accueil > Verimag > Actualités
Prix de la meilleure publication scientifique pour Saddek Bensalem
Financement du projet MARAE, prix de la meilleure publication scientifique des programmes de recherche. Le laboratoire VERIMAG est doublement distingué par la Fondation de Recherche pour l’Aéronautique et l’Espace
Voir en ligne : http://www.ujf-grenoble.fr/12749657...
Navigation
Actualités
Séminaires
Nouvelles publications
- Quelques Publications
Récentes
- Joseph Sifakis: Testing System Intelligence
- Dominique Larchey-Wendling, Jean-François Monin: Proof Pearl: Faithful Computation and Extraction of \mu-Recursive Algorithms in Coq
- Erwan Jahier, Karine Altisen, Stéphane Devismes: Exploring Worst Cases of Self-stabilizing Algorithms using Simulations
- Aina Rasoldier, Jacques Combaz, Alain Girault, Kevin Marquet, Sophie Quinton: Assessing the Potential of Carpooling for Reducing Vehicle Kilometers Traveled
Offres d'emploi et stages
- Offres d'emploi et stages
- [Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
- Bourses PERSYVAL de M2
- Junior professorship chair on verifiable / explainable artificial intelligence
- Poste de professeur des universités (section 27)
- [Funded PhD/PostDoc] Countermeasures to (transient) Side-Channel Attacks in a Formally Verified Compiler
- [Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
- [Funded PhD] Quantitative analysis of software security against adaptive attacks
- [Master] A Solver for Monadic Second Order Logic of Graphs of Bounded Tree-width
- [Master] Analyzing fault parameters triggering timing anomalies
- [Master] Exploration by model-checking of timing anomaly cancellation in a processor
- [Master] Formal Methods for the Verification of Self-Adapting Distributed Systems
- [Master] Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level
- [Master]Leakage in presence of an active and adaptive adversary
- [PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences