Professeur des universités à l’UJF (IMAG/VERIMAG) et responsable du projet MARAE au niveau de l’UJF, Saddek Bensalem a également reçu lors de cet événement un des trois prix de la meilleure publication scientifique des programmes de recherche qui ont été remis par les dirigeants des groupes EADS, Safran et Thalès.
Home > Verimag > Actualités
Best scientific publication prize for Saddek Bensalem
Financement du projet MARAE, prix de la meilleure publication scientifique des programmes de recherche. Le laboratoire VERIMAG est doublement distingué par la Fondation de Recherche pour l’Aéronautique et l’Espace
View online : http://www.ujf-grenoble.fr/12749657...
Browsing
News
Seminars
New publications
- Some Recent Publications
- Karine Altisen, Pierre Corbineau, Stéphane Devismes: Complexité certifiée d'algorithmes autostabilisants en rondes
- Dominique Larchey-Wendling, Jean-François Monin: Proof Pearl: Faithful Computation and Extraction of \mu-Recursive Algorithms in Coq
- Joseph Sifakis: Testing System Intelligence
- Gaëlle Walgenwitz, Benjamin Wack: Retour d'expérience -- modélisation par des automates d'un objet concret, le flexagone
Jobs and internships
- Jobs and internships
- [Master] Implementation of critical applications on multi-core: execution mode analysis to reduce interferences
- PERSYVAL Master 2 Scholarships
- Junior professorship chair on verifiable / explainable artificial intelligence
- Poste de professeur des universités (section 27)
- [Funded PhD/PostDoc] Countermeasures to (transient) Side-Channel Attacks in a Formally Verified Compiler
- [Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
- [Funded PhD] Quantitative analysis of software security against adaptive attacks
- [Master] Analyzing fault parameters triggering timing anomalies
- [Master] Exploration by model-checking of timing anomaly cancellation in a processor
- [Master] Formal Methods for the Verification of Self-Adapting Distributed Systems
- [Master] Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level
- [Master]Leakage in presence of an active and adaptive adversary
- [PostDoc] Implementation of critical applications on multi-core: execution mode analysis to reduce interferences